No. 124 ＳＰ１０ターンテーブル制御アンプ
------2003年6月8日 14:05 以下のようなメールをいただいております。ありがとうございました。----------
金田アンプの製作記事い゛は、回路図と基板が相違していて悩むことが多々あります。
いつもは大体は基板の実体配線図が相違しています。このＳＰ１０Ⅱの記事はどちらなのでしょうか。
はじめまして．京都市の太田博文と申します．
「No. 124 ＳＰ１０ターンテーブル制御アンプ製作記」拝見しました．
私も当時製作しまして，現在も快調に動作しております．
以下の件ですが，
> サンプルパルス発生のＭＣ１４５２８Ｂには２台の集積回路が入っているが、
>ピン５から信号が入るとピン７から出る。ピン１１はピン９から出る。
>回路図は反対だから気を付けよう。
>ピン配置は、次のようになっており、どちらが正しいのかと思ってしまう。
>回路図では
配線図では
>イン アウト イン アウト
>１１→９ピン １１→９ピン
> ４→７ピン
５→７ピン
>ＭＣ１４５２８Ｂピン４、１２はインバータなし。
>５，１１は出力が負論理のインバータあり。
>４、１２は－５Ｖにプルダウン固定。
>５，１１に能動な入力（H）があると、その先のＯＲ素子は能動な出力となる。
>したがって、５，１１に入力しないとその先のロジックがおかしくなるはずだ。
>あるいは、回路図のように４に入力し、５を＋５Ｖにプルアップしても
>結果は同じだが、配線図は－５Ｖに接続されている。
>
>正解は配線図ということになります。
4528B
は「Ａ入力が Low のとき，Ｂ入力のトリガ・パルスの立下りで，
Ｂ入力が High
のとき，Ａ入力のトリガ・パルスの立上りで，
出力に…パルスがでる．」（C-MOS IC 規格表 '84 CQ 出版社）ですから，
MJ 1992.3
pp. 55-56 の記述
「サンプリングのタイミングは MC14528B
でクロックパルスの
立ち上がりの時刻によって決める．」は，回路図（図３）と合致します．
図７のタイムチャートでも，
クロックパルスの立ち上がりで負のサンプルパルスが発生しています．
当時，配線図（図１３）との相違を検討した形跡も残っています．
4528B
のブロック・ダイヤグラムでは，
正論理のＡ入力と負論理のＢ入力の OR になっていますが，
負論理のＡ入力と正論理のＢ入力の NAND
と解釈するべきでしょう．
（ロジック・ダイヤグラムをみるとよくわかります．）
なお，私のホーム・ページのコーナー
http://www2.masashi.ne.jp/ohta/favorites.html
に
http://www.geocities.co.jp/Technopolis-Mars/6504/
でリンクを張らせていただきました．
太田 博文 (Hirofumi Ohta)
戻る
2003.11.23 1版